인물
< (왼쪽부터) 조윤서 박사과정, 박선의 박사과정, 방주은 박사과정 >
우리 대학 전기및전자공학부 최재혁 교수 연구실(연구실명: 집적회로 시스템 연구실, Integrated Circuits and System Lab)에서 ‘제22회 대한민국 반도체 설계대전’의 대통령상 수상자를 배출했다.
‘제22회 대한민국 반도체 설계대전’은 산업통상자원부와 한국반도체산업협회가 공동으로 주관하는 반도체 설계 전문 공모전으로, 반도체 설계분야 대학(원)생들의 설계 능력을 배양하고, 창의적인 아이디어를 발굴하는 것을 목표로 한다.
대통령상 수상자는 최재혁 교수 연구실의 박선의 박사과정, 조윤서 박사과정, 방주은 박사과정 학생으로 6G 통신에서 통신을 방해하는 잡음(noise)을 획기적으로 낮추는 ‘초 저잡음 신호’를 생성할 수 있는 CMOS(상보형금속산화반도체) 공정 기반의 칩을 개발해 대통령상에 선정됐다.
6G 통신은 최대 20 기가bps(Gbps)의 전송 속도를 갖는 5G 통신 대비 최대 50배 빠른 1 테라bps(Tbps)를 목표로 연구가 진행되고 있다. 일반적으로 통신 주파수 대역이 올라갈수록 넓은 통신 대역폭을 사용할 수 있어 데이터 전송 속도를 높일 수 있기 때문에, 6G 통신에서 요구하는 높은 데이터 전송 속도를 위해서는 100 기가헤르츠(GHz) 이상 주파수 대역의 사용이 필수적이다.
하지만, 이러한 높은 주파수 대역에서 반송파로 사용될 수 있는 정확한 기준 신호를 CMOS 공정을 이용해 만드는 것은 큰 난제였다. CMOS 공정이 초소형, 저전력 디자인에 유리함에도 불구하고, 그 동작 주파수와 고주파 대역 이득(gain)에 한계가 있고, 저잡음 특성이 SiGe, InP 등의 현존하는 다른 공정에 비해 불리하기 때문에 100 기가헤르츠(GHz) 이상의 주파수 대역에서 초 저잡음 성능을 달성하기 어려웠기 때문이다.
하지만, 최재혁 교수팀 학생들이 개발한 칩에서는 이러한 한계를 극복하고, CMOS 공정을 사용해 처음으로 100 기가헤르츠(GHz) 이상 대역에서 고차 변‧복조 기술을 지원할 수 있는 초 저잡음 신호 생성 기술을 선보였다. 이 기술은 CMOS 공정 기반으로도 6G 통신에서 요구하는 초 저잡음 성능을 달성할 수 있다는 것을 보여줌으로써, 장차 상용화될 6G 통신 칩의 가격 경쟁력과 집적도를 높이는 데 기여할 것으로 기대된다.
< 측정 진행 사진 >
< 현미경으로 관찰한 칩 사진 >
< 현미경으로 관찰한 칩 사진(더 확대된 사진) >
< 측정 결과 사진: 위상 잡음 분석기를 사용해 측정된 위상 잡음 결과 >
대통령상 수상팀에게는 상금 500만 원과 부상이 수여되며, 시상식은 11월 22일 코엑스에서 진행된다.
-
연구 ‘꿈의 반도체’ 2차원 반도체 찾는 일 사람 대신 자동화한다
차세대 AI 반도체로 주목받는 2차원 반도체를 사람이 일일이 찾던 시대가 끝난다. 우리 대학 연구진이 반도체 선별과 소자 제작을 자동화해 수천 개의 소자를 분석하고, 그동안 규명하기 어려웠던 두께와 성능의 관계를 밝혀냈다. 이번 성과는 차세대 반도체 연구를 데이터 기반으로 전환하고, AI 반도체와 초저전력 반도체의 상용화를 앞당길 것으로 기대된다. 우리 대학은 전기및전자공학부·AI시스템학과 권지민 교수 연구팀이 UNIST, 국립한밭대, 한양대, 미국 워싱턴대 세인트루이스(Washington University in St. Louis)와 공동 연구를 통해 광학 현미경 이미지만으로 2차원 반도체를 자동 선별하고 트랜지스터 제작까지 연결하는 기술을 개발했다고 9일 밝혔다. 2차원 반도체는 원자 몇 개 층 두께에 불과한 초박막 반도체로, 기존 실리콘 반도체보다 더 작고 전기를 적게 쓰는 반도체를 구현할 수 있어 '꿈의 반도체'로 불린다. 현재 실리콘 반도체는 회로를
2026-07-09 -
연구 AI 데이터센터 냉각 전력 10분의 1로 줄인다
‘전력 먹는 하마'로 불리는 AI 데이터센터의 냉각 전력을 10분의 1 수준으로 줄일 수 있는 기술이 나왔다. 우리 대학 연구진은 반도체 칩 내부에 머리카락보다 가는 물길을 새겨 넣는 초고효율 액체 냉각 기술을 개발해 AI 반도체의 최대 난제로 꼽히는 발열 문제 해결 가능성을 제시했다. 우리 대학은 기계공학과 김성진 교수팀과 AX학과 이익진 교수팀이 공동연구를 통해 기존 매니폴드 마이크로채널(MMC, Manifold MicroChannel) 냉각 기술의 한계를 극복하고, 반도체 칩 내부에 매니폴드(manifold·냉각수를 여러 경로로 나누어 공급·회수하는 구조)와 마이크로채널(microchannel·머리카락보다 가는 미세 물길)을 결합한 초고효율 액체 냉각 기술을 개발했다고 16일 밝혔다. AI 반도체의 성능이 높아질수록 칩에서 발생하는 열량도 빠르게 증가하고 있다. 그러나 기존 공랭 방식만으로는 차세대 AI 반도체에서 발생하는
2026-06-16 -
연구 반도체는 어디까지 작아질 수 있을까? 원자 수준 예측 기술 개발
삼성전자와 TSMC가‘2nm(나노미터·10억분의 1미터) 공정’경쟁에 나서고 있지만, 실제 반도체 칩의 핵심 소자인 트랜지스터의 크기는 아직 10nm 이상이다. 그렇다면 트랜지스터는 실제로 어디까지 더 작아질 수 있을까? 우리 대학 연구진이 원자 수준의 계산을 통해 그 한계를 예측하는 기술을 개발했다. 우리 대학은 전기및전자공학부 김용훈 교수 연구팀이 컴퓨터 시뮬레이션을 활용해 차세대 반도체 소자 개발의 핵심적 난관인 트랜지스터 미세화의 한계를 분석, 예측할 수 있는 전산 설계 기술을 개발했다고 14일 밝혔다. 트랜지스터는 전류를 켜고 끄는 초소형 스위치로, 스마트폰, 인공지능 컴퓨터 등을 구동하는 반도체 칩의 성능과 전력 효율을 결정하는 핵심 부품이다. 반도체 업계는 더 높은 성능과 낮은 전력 소모를 구현하기 위해 트랜지스터를 지속적으로 작게 만들어 왔다. 그러나 크기가 지나치게 작아지면 양자터널링(전자가 원래 통과할 수 없는 에너지 장
2026-06-15 -
연구 수천 년 걸리던 컴퓨터 난제를 반도체로 푼다
빅데이터와 인공지능 시대, 수천 년이 걸리는 ‘조합 최적화 문제(가능한 모든 경우 중 가장 효율적인 답을 찾는 문제)’를 해결할 수 있는 길이 열렸다. KAIST 연구진이 기존 실리콘 공정만으로 구현 가능한 연산 하드웨어를 개발해, 별도 설비 없이 바로 생산·적용 가능한 전환점을 제시했다. 이를 통해 물류, 금융, 반도체 설계 등 다양한 산업에서 더 빠르고 정확한 의사결정이 가능해질 전망이다. 우리 대학은 전기및전자공학부 최양규 교수와 김상현 교수 공동 연구팀이 기존 실리콘 반도체 공정만을 활용해 차세대 최적화 전용 하드웨어인 ‘오실레이터 기반 아이징 머신(Oscillatory Ising Machine, 여러 진동 소자가 상호작용하며 최적 해를 찾아내는 특수 목적형 컴퓨터)’을 구현하는 데 성공했다고 6일 밝혔다. 연구팀이 주목한 것은 ‘오실레이터(일정한 주기로 신호를 반복하는 진동 소자)’다. 여러
2026-05-06 -
연구 ‘스마트 출입문’ 반도체로 저장공간 크게 늘린다
스마트폰부터 대규모 인공지능(AI) 서버에 이르기까지 현대 사회의 디지털 정보는 대부분 낸드플래시(NAND Flash) 메모리*에 저장된다. 우리 대학 연구진이 더 많은 정보를 더 작은 공간에 담아야 하는 차세대 반도체의 한계를 넘어설 수 있는 혁신 기술을 개발했다. 이번 기술은 초고용량 메모리 구현을 앞당길 핵심 원천기술로 기대된다. *낸드플래시 메모리: 스마트폰 사진·영상·앱 등을 저장하는 스마트폰·SSD 등의 저장장치에 사용되는 반도체로, 전원이 꺼져도 데이터가 사라지지 않는 비휘발성 메모리 우리 대학은 전기및전자공학부 조병진 교수 연구팀이 머리카락보다 얇은 반도체 층에 새로운 소재를 적용해, 전자의 이동을 상황에 따라 선택적으로 제어하는 ‘스마트 출입문’ 구조를 구현함으로써 3차원 V-낸드(3D V-NAND) 메모리*의 고집적화 한계를 극복했다고 20일 밝혔다. *3차원 V-낸드: 기존 메모리 셀을 평면(
2026-03-20