
< (왼쪽부터) 박인철 IDEC 소장과 박상훈 삼성전자 전무 >
우리 대학이 반도체 인재 양성을 위한 지원을 확대하기 위해 삼성전자와 '시스템반도체(28나노 FD-SOI* MPW**) 추가 제작 지원' 협약식을 21일 오후 개최했다.
* FD-SOI(Fully Depleted-Silicon on Insulator 완전 공핍형 실리콘 온 인슐레이터): 모바일 기기, 사물인터넷(IoT) 장치, 웨어러블 디바이스 등의 저전력 및 무선 통신 시스템 분야의 설계에 적합한 반도체 칩
** MPW(Multi-Project Wafer): 한 장의 원판(wafer)에 다양한 종류의 반도체를 찍어내는 방식
우리 대학은 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)가 주도해 산업통상자원부가 지원하는 '차세대 시스템반도체 설계 전문인력 양성 사업'을 2021년부터 수행하고 있다. 5년간 총 170억 원의 정부 지원금을 투입해 전국 대학의 석·박사급 학생들을 대상으로 반도체 칩 설계부터 제작에 이르는 전문 교육 과정을 제공하는 사업이다.
IDEC은 사업 원년부터 삼성전자와 협력해 28나노 로직(Logic)*** 공정 칩 제작 기회를 수강생들에게 제공해 왔다. 삼성전자가 2026년까지 10회의 공정을 진행해 총 400개의 시스템반도체 칩 제작을 지원하는 것이 기존의 협력 내용이다.
*** 28나노 로직: 28나노미터(㎚·10억분의 1m) 이상의 연산이 가능한 반도체
이날 협약은 삼성전자가 기존 지원에 28나노 FD-SOI MPW 공정을 5회 더 제공해 200개의 칩 제작 기회를 추가로 지원하기 위해 체결된다. 이로써, '차세대 시스템반도체 설계 전문인력 양성 사업' 기간 중 15회의 공정이 진행돼 총 600개의 칩이 제작될 예정이다.
반도체 칩 제작은 전공 대학원생들이 이론 교육으로 설계한 도면을 웨이퍼에 적용해 실물을 만들어내는 중요한 과정이다. 실물 칩을 활용한 실험을 통해 설계의 적합성을 검증할 수 있기 때문이다. 하지만 반도체 위탁 생산 업체에 의뢰해 칩을 제작하려면 통상적으로 최소 수천만 원에서 수억 원까지 비용이 발생하기 때문에 학생들이 칩을 제작할 기회를 얻기는 쉽지 않은 실정이다.
'차세대 시스템반도체 설계 전문인력 양성 사업'은 KAIST IDEC을 통해 매년 160개의 칩 제작을 지원하고, 전자설계자동화툴(EDA tool)을 4천 카피를 학생들에게 제공하고 있다. 또한, 150여 개의 설계 전문 강좌가 개설되었으며, 올 한 해 76개 대학 4백여 명의 교수가 참여 중이다.
IDEC은 삼성전자로부터 유일하게 칩 제작을 지원받는 시스템반도체 인력양성 사업을 수행하고 있다. 두 기관은 이번 협약을 바탕으로 반도체 전문 인력양성을 위한 협력과 노력을 다시 한번 공고히 다질 방침이다.
IDEC 동탄교육장에서 열리는 협약식에는 박인철 소장과 박상훈 삼성전자 상무 등 양 기관 관계자들이 참석한다. 협약식 이후에는 올해 하반기에 28나노 FD-SOI 공정에 참여하는 20개 대학의 40팀을 대상으로 설계설명회를 함께 진행한다.
박인철 IDEC 소장은 "KAIST IDEC의 전문 인력 양성 사업은 전국의 많은 반도체 설계 분야 대학원생들이 반도체 제작 공정에 직접 참여해 실전 경험과 프로젝트 참여 경력을 쌓는 중요한 기반이 되고 있다"라면서, "학계와 긴밀한 협력을 유지하며 인재 양성을 위한 지원을 아끼지 않는 삼성전자의 노력이 반도체 산업 발전에 큰 힘이 될 것"이라고 말했다.
한편, 1995년 설립된 KAIST IDEC은 시스템반도체 분야의 전문 설계 인력양성의 산실이다. 지난 28년간 삼성전자와 협력해 1,840개 설계팀에 칩 제작 기회를 제공했으며, 현재는 고성능 설계가 가능한 28나노 공정까지 지원하고 있다.
우리대학 기계공학과 고주희 박사과정(지도교수: 이정철)이 최근 삼성전자 주최로 열린 ‘제32회 삼성휴먼테크논문대상’ Mechanical Engineering 분과에서 2월 11일 금상을 수상하였다. 삼성휴먼테크논문대상은 과학기술 분야의 주역이 될 젊고 우수한 과학자를 발굴하기 위해 1994년부터 시행 중이며 과학기술정보통신부와 중앙일보가 후원하고 있다. 이번 제32회 대회에는 에너지 및 환경, 회로설계, 신호처리, 네트워크, 기계공학, 재료과학, 기초과학, 생명과학 등 10개 분야 총 3172 편의 논문이 접수됐다. 고주희 박사과정은 하나의 센서 플랫폼에서 액체의 밀도·점도·열물성 등을 동시에 정밀 측정할 수 있는 멀티모달 계측 기술을 제안해 연구 성과를 인정받았다.(논문 제목: 가열전극 통합된 마이크로채널 공진기 기반 액상 시료 특성화를 위한 하이퍼 멀티모달 계측) 본 연구는 소량 액체의 물성을 보다 정확하고 효율적으로 분
2026-02-19우리 대학 반도체설계교육센터(IDEC, 소장 박인철)가 주최한 ‘제1회 시스템반도체 설계 챌린지 대회’가 지난 23일 KAIST 학술문화관 정근모 홀에서 성황리에 개최됐다. 이번 대회는 IDEC이 전국 단위로 처음 개최한 반도체 설계 경진대회로, 전국 6개 지역 캠퍼스(경북대, 광운대, 부산대, 전남대, 충북대, 한양대)에서 진행된 예선을 통과한 17개 팀이 본선에 진출해 실력을 겨뤘다. IDEC은 그동안 지역 캠퍼스를 중심으로 시스템반도체 및 SoC(System on Chip) 설계 전문 인력 양성과 지역 교육 인프라 구축에 핵심적인 역할을 수행해 왔다. 이번 대회는 6개 지역 캠퍼스에서 개별적으로 운영되던 경진대회를 하나의 전국 대회로 통합 개최했다는 점에서 의미가 크다. 특히 지역 교육 활성화는 물론, 전국 단위의 잠재 인재 발굴을 위한 국가적 플랫폼으로서 IDEC의 역할을 강화하는 계기가 됐다. 올해 9월부터 11월까지 약 3개월간 진행된 예선
2025-12-24“케이던스 사의 통 큰 기부에 감사드리며, 대한민국 AI 인재 100만 명 양성이라는 원대한 목표 달성과 세상을 혁신할 반도체 연구 실현에 앞장서겠습니다”(이광형 총장) 우리 대학은 미국 소프트웨어 기업인 케이던스 디자인 시스템즈 코리아(Cadence Design Systems, 이하 케이던스)가 반도체 설계 특화 장비인 ‘케이던스 팔라디움 제트원(Cadence Palladium Z1)’*을 우리 대학에 기증한다고 밝혔다. *팔라디움 제트원: 반도체 설계 검증을 위한 초고성능 에뮬레이터 장비로, 하드웨어-소프트웨어 검증 및 디버깅 작업을 1개의 랙 당 5.76억 게이트까지 대용량으로 구현 가능함. 동 장비를 통해 SoC(System On Chip) 개발 단계에서 설계 검증을 더 원활히 수행할 수 있음. 케이던스는 1995년 반도체설계교육센터(IDEC) 설립 이후 우리 대학에 EDA(Electronic Design Automati
2024-12-17우리 대학 전산학부 구주일(지도교수: 성민혁) 박사과정 학생은 지난 8월 29일 삼성전자 DS부문 산학협력 교류회에서 최우수 논문상을 수상했다. 해당 시상식은 매년 삼성전자와 국내 주요 대학 간 산학협력 성과를 공유하고, 반도체, 인공지능, 바이오, 생명화학공학, 로봇공학 등 다양한 첨단 분야에서 혁신적인 연구를 수행한 연구자들을 격려하기 위해 열린다. 구주일 학생이 최우수 논문상으로 수상한 “Posterior Distillation Sampling” 논문은 세계 최고 권위의 컴퓨터 비전 학회인 Conference on Computer Vision and Pattern Recognition (CVPR 2024)에 게재되었으며, 해당 학회에서 열린 6개의 워크숍에서도 우수성을 인정받아 발표되었다. 본 연구는 텍스트 기반 2D 이미지 생성 모델을 활용해 3D 데이터 (NeRF, 3D Gaussian Splatting)와 벡터기반이미지(SVG) 같은
2024-11-29우리 대학이 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 오후 체결한다. 삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS(복합고전압소자: Bipolar-CMOS-DMOS)*는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다. 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 이를 위해, 우리 대학 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴(EDA Tool)과 기술 지원 환경을 마련했다. IDEC은 삼성전자와 협력해 2021년부터 28nm 로직** 공정 칩 제작 기회를 학생들에게 제공하고 있으며, 지난해 28nm FD-SOI***공정 지원도 추가했다. 올해 제공된
2024-07-24