
< 대회 시상식 단체사진 >
우리 대학 반도체설계교육센터(IDEC, 소장 박인철)가 주최한 ‘제1회 시스템반도체 설계 챌린지 대회’가 지난 23일 KAIST 학술문화관 정근모 홀에서 성황리에 개최됐다.
이번 대회는 IDEC이 전국 단위로 처음 개최한 반도체 설계 경진대회로, 전국 6개 지역 캠퍼스(경북대, 광운대, 부산대, 전남대, 충북대, 한양대)에서 진행된 예선을 통과한 17개 팀이 본선에 진출해 실력을 겨뤘다.
IDEC은 그동안 지역 캠퍼스를 중심으로 시스템반도체 및 SoC(System on Chip) 설계 전문 인력 양성과 지역 교육 인프라 구축에 핵심적인 역할을 수행해 왔다.
이번 대회는 6개 지역 캠퍼스에서 개별적으로 운영되던 경진대회를 하나의 전국 대회로 통합 개최했다는 점에서 의미가 크다. 특히 지역 교육 활성화는 물론, 전국 단위의 잠재 인재 발굴을 위한 국가적 플랫폼으로서 IDEC의 역할을 강화하는 계기가 됐다.
올해 9월부터 11월까지 약 3개월간 진행된 예선 경진대회에는 전국 6개 지역 캠퍼스에서 총 84개 팀, 학부생 208명이 참가했으며, 캠퍼스별 상위 팀이 선발돼 총 17개 팀이 본선 무대에 올랐다.
이번 대회의 운영위원장은 고려대학교 전상근 교수가 맡았으며, KAIST를 포함한 전국 대학의 교수 10여 명이 평가위원으로 참여해 심사의 공정성과 전문성을 높였다.
박인철 KAIST IDEC 소장은 “이번 대회는 그동안 지역에 국한돼 있던 반도체 설계 경진대회를 전국 단위로 통합·확산했다는 점에서 큰 의미가 있다”며, “IDEC은 앞으로도 지역 거점 캠퍼스를 중심으로 한 교육 플랫폼 역할을 강화해, 반도체 산업을 이끌 잠재적 인재를 조기에 발굴하고 체계적으로 육성해 나가겠다”고 말했다.
본선에서 가장 우수한 성과를 거둔 대상 ‘Avant(아방)’팀과 금상 ‘부산의 인재’팀, 2개 팀에게는 산업통상부 장관상이 수여됐으며, 박인철 KAIST IDEC 소장이 직접 시상해 수상팀의 노력을 격려했다.

< 시상식 사진(대상, Avant(아방), 왼쪽 박인철 IDEC소장) >

< 시상식 사진(금상 부산의 인재, 왼쪽 박인철 IDEC소장) >
대상을 차지한 한양대 ERICA 이건호 학생은 “회로를 공부하며 진로에 대한 고민이 많았는데, 이번 수상을 통해 그간의 노력이 헛되지 않았다는 확신을 얻었다”며 “팀명인 ‘Avant(아방)’의 의미처럼 앞으로는 스스로를 믿고 학업에 더욱 정진해 나가겠다”고 소감을 전했다.
KAIST 반도체설계교육센터(IDEC)는 1995년 설립 이후 국내 반도체 설계 인력 양성의 핵심 기관으로서 역할을 수행해 왔다.
한편 IDEC은 내년에도 제2회 시스템반도체 설계 챌린지 대회를 더욱 발전된 형태로 개최할 예정이며, 지역 거점 교육 플랫폼으로서의 역할을 지속 강화해 대한민국 반도체 산업의 미래를 이끌 우수 인재 발굴과 육성에 기여할 계획이다.
“케이던스 사의 통 큰 기부에 감사드리며, 대한민국 AI 인재 100만 명 양성이라는 원대한 목표 달성과 세상을 혁신할 반도체 연구 실현에 앞장서겠습니다”(이광형 총장) 우리 대학은 미국 소프트웨어 기업인 케이던스 디자인 시스템즈 코리아(Cadence Design Systems, 이하 케이던스)가 반도체 설계 특화 장비인 ‘케이던스 팔라디움 제트원(Cadence Palladium Z1)’*을 우리 대학에 기증한다고 밝혔다. *팔라디움 제트원: 반도체 설계 검증을 위한 초고성능 에뮬레이터 장비로, 하드웨어-소프트웨어 검증 및 디버깅 작업을 1개의 랙 당 5.76억 게이트까지 대용량으로 구현 가능함. 동 장비를 통해 SoC(System On Chip) 개발 단계에서 설계 검증을 더 원활히 수행할 수 있음. 케이던스는 1995년 반도체설계교육센터(IDEC) 설립 이후 우리 대학에 EDA(Electronic Design Automati
2024-12-17우리 대학이 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 오후 체결한다. 삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS(복합고전압소자: Bipolar-CMOS-DMOS)*는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다. 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 이를 위해, 우리 대학 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴(EDA Tool)과 기술 지원 환경을 마련했다. IDEC은 삼성전자와 협력해 2021년부터 28nm 로직** 공정 칩 제작 기회를 학생들에게 제공하고 있으며, 지난해 28nm FD-SOI***공정 지원도 추가했다. 올해 제공된
2024-07-24우리 대학이 반도체 인재 양성을 위한 지원을 확대하기 위해 삼성전자와 '시스템반도체(28나노 FD-SOI* MPW**) 추가 제작 지원' 협약식을 21일 오후 개최했다. * FD-SOI(Fully Depleted-Silicon on Insulator 완전 공핍형 실리콘 온 인슐레이터): 모바일 기기, 사물인터넷(IoT) 장치, 웨어러블 디바이스 등의 저전력 및 무선 통신 시스템 분야의 설계에 적합한 반도체 칩 ** MPW(Multi-Project Wafer): 한 장의 원판(wafer)에 다양한 종류의 반도체를 찍어내는 방식우리 대학은 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)가 주도해 산업통상자원부가 지원하는 '차세대 시스템반도체 설계 전문인력 양성 사업'을 2021년부터 수행하고 있다. 5년간 총 170억 원의 정부 지원금을 투입해 전국 대학의 석·박사급 학생들을 대상으로 반도체 칩 설계부터 제작에 이르는
2023-06-21최근 인공지능을 훈련하기 위해 더 많은 데이터가 필요해지면서 그 중요성은 더욱 증가하고 있으며, 이에 데이터 센터 및 클라우드 서비스를 위한 주요 저장장치인 고성능 SSD(Solid State Drive, 반도체 기억소자를 사용하는 저장장치) 제품의 필요성이 높아지고 있다. 하지만, 고성능 SSD 제품일수록 SSD 내부의 구성요소들이 서로의 성능에 크게 영향을 미치는 상호-결합형(tightly-coupled) 구조의 한계에 부딪혀 성능을 극대화하기 어려웠다. 우리 대학 전기및전자공학부 김동준 교수 연구팀이 고성능 조립형 SSD 시스템 개발을 통해 차세대 SSD의 읽기/쓰기 성능을 비약적으로 높일 뿐 아니라 SSD 수명연장에도 적용 가능한 SSD 시스템 반도체 구조를 세계 최초로 개발했다고 15일 밝혔다. 김동준 교수 연구팀은 기존 SSD 설계가 갖는 상호-결합형 구조의 한계를 밝히고, CPU, GPU 등의 비메모리 시스템 반도체 설계에서 주로 활용되는 칩 내부에서 패킷-기
2023-06-15우리 대학이 25일 '시스템반도체설계 실무인력양성과정' 1기 수료식을 개최했다. KAIST IDEC 동탄 교육장에서 열린 '시스템반도체설계 실무인력양성과정' 1기 수료식에서는 우리 대학 개교 이래 첫 마이크로디그리가 수여됐다. '시스템반도체설계 실무인력양성과정'은 KAIST 반도체설계교육센터(소장 박인철, IDEC)가 지난 8월 개설했다. 산업 현장에 투입할 수 있는 실무 인력 양성을 목표로 아날로그 트랙 40명, 디지털 칩 설계 특화 트랙 40명 등 총 80명을 선발해 16주 동안 반도체 설계 전문 교육을 진행했다. 1기 교육생 중 교육과정의 85% 이상을 출석하고 과목별 평가에 통과한 62명이 정규 학위와 구분되는 별개의 미니 학위인 마이크로디그리와 IDEC 수료증을 받았다. 첫 마이크로디그리의 주인공이 된 김유연 씨(25, 경희대 전자공학과 졸업)는 "실습 문제를 해결하기 위해 머리를 맞대준 강사진과 진로에 대한 고민을 함께 나눠준 동기들 덕분에 첫 번
2022-11-28