
< (왼쪽부터) 전기및전자공학부 최양규 교수, 전기및전자공학부 윤성윤 박사과정 (우상부터)김상현 교수,김준표 박사 >
빅데이터와 인공지능 시대, 수천 년이 걸리는 ‘조합 최적화 문제(가능한 모든 경우 중 가장 효율적인 답을 찾는 문제)’를 해결할 수 있는 길이 열렸다. KAIST 연구진이 기존 실리콘 공정만으로 구현 가능한 연산 하드웨어를 개발해, 별도 설비 없이 바로 생산·적용 가능한 전환점을 제시했다. 이를 통해 물류, 금융, 반도체 설계 등 다양한 산업에서 더 빠르고 정확한 의사결정이 가능해질 전망이다.
우리 대학은 전기및전자공학부 최양규 교수와 김상현 교수 공동 연구팀이 기존 실리콘 반도체 공정만을 활용해 차세대 최적화 전용 하드웨어인 ‘오실레이터 기반 아이징 머신(Oscillatory Ising Machine, 여러 진동 소자가 상호작용하며 최적 해를 찾아내는 특수 목적형 컴퓨터)’을 구현하는 데 성공했다고 6일 밝혔다.
연구팀이 주목한 것은 ‘오실레이터(일정한 주기로 신호를 반복하는 진동 소자)’다. 여러 개의 오실레이터가 서로 신호를 주고받으며 박자를 맞추는 과정에서 시스템은 자연스럽게 가장 안정적인 상태에 도달하고, 이 과정에서 최적의 해를 찾아낸다.
기존 아이징 머신은 오실레이터 간 미세한 주파수 편차(각 소자의 진동 속도 차이)를 정밀하게 제어하기 어렵고, 소자 간 연결도 제한적이어서 복잡한 문제를 푸는 데 한계가 있었다.
연구팀은 이를 극복하기 위해 오실레이터와 이를 연결하는 커플러(Coupler, 소자 간 상호작용의 강도를 조절하는 장치)를 모두 단일 실리콘 트랜지스터(반도체의 기본 스위치 소자)로 구현하는 새로운 접근 방식을 도입했다.
이를 통해 오실레이터 간 주파수 편차를 줄여 안정적인 동기화(여러 신호가 같은 리듬으로 맞춰지는 상태)를 가능하게 했으며, 커플러를 이용해 다중 상태 커플링(연결 강도를 여러 단계로 조절하는 방식)을 구현함으로써 문제의 가중치(각 조건의 중요도)를 보다 정밀하게 반영할 수 있게 했다.
그 결과, 아이징 모델의 표현력과 해 탐색 성능을 동시에 크게 향상시켰다.

< 실리콘 오실레이터·커플러를 사용한 아이징 머신 >
연구팀은 해당 기술을 활용해 대표적인 조합 최적화 문제인 ‘최대 절단(Max-Cut, 네트워크를 두 그룹으로 나눌 때 연결을 최대화하는 문제)’ 해결에 성공했다.
이 문제는 물류 경로 최적화, 금융 포트폴리오 구성, 반도체 회로 배치 등 다양한 산업 분야에 직접 활용될 수 있다. 이번 연구의 가장 큰 특징은 특수 소재나 비표준 공정 없이, 현재 반도체 산업에서 사용하는 CMOS* 공정을 그대로 활용했다는 점이다. 따라서 이번 기술은 별도의 설비 투자 없이도 기존 반도체 생산 라인에서 대량 생산과 상용화가 가능하다는 장점을 가진다.
*CMOS(Complementary Metal-Oxide-Semiconductor,상보형 금속산화물 반도체): 현대 반도체 제조의 가장 표준이 되는 공정 기술로 전력 소모가 매우 적고 열이 많이 나지 않아 스마트폰, 컴퓨터의 CPU 등 거의 모든 디지털 기기의 두뇌 역할을 하는 칩을 만드는 데 사용

< (AI 생성 이미지) AI 기반 실리콘 아이징 머신 개념도. >
최양규 교수는 “이번 연구는 오실레이터와 커플러를 모두 실리콘 소자로 구현해 확장성과 정밀도를 동시에 확보한 아이징 머신 하드웨어”라며, “반도체 설계 자동화, 통신 네트워크 최적화, 자원 분배 등 대규모 조합 최적화가 필요한 다양한 산업 분야에 적용될 것으로 기대된다”고 말했다.
이번 연구는 KAIST 윤성윤 박사과정과 김준표 박사가 공동 제1 저자로 참여했으며, 과학 분야 최고 권위 학술지 중 하나인 ‘사이언스 어드밴시스(Science Advances)’에 3월 27일자로 게재되며 그 우수성을 세계적으로 인정받았다.
※ 논문명: Scalable Ising machine composed entirely of Si transistors, DOI: 10.1126/sciadv.adz2384
한편, 이번 연구는 한국연구재단의 차세대지능형반도체기술개발사업, 국가반도체연구실지원핵심기술개발사업, PIM인공지능반도체핵심기술개발사업의 지원을 받아 수행됐다.
우리 대학은 국내 대학 연구실에서도 삼성전자의 14나노 FinFET(Fin Field Effect Transistor, 핀 전계효과 트랜지스터) 첨단 공정을 활용해 실제 반도체 칩을 설계·제작하고 성능까지 검증할 수 있는 길이 열렸다고 16일 밝혔다. 그동안 높은 제작 비용과 인프라 한계로 대학이 접근하기 어려웠던 첨단 공정을 교육과 연구 현장에 개방함으로써, 국내 시스템반도체 교육이 이론 중심에서 실제 산업 현장 중심으로 한 단계 도약할 것으로 기대된다. 이를 위해 KAIST 반도체설계교육센터(IC Design Education Center, 이하 IDEC)는 지난 15일 IDEC 동탄교육장에서 삼성전자와 '시스템반도체 14나노 공정 지원'을 위한 협약을 체결했다. 이번 협약은 정부 지원사업인 '반도체핵심IP 설계전문인력양성사업'을 기반으로 추진됐으며, 국내 대학원생과 연구자들에게 첨단 공정 기반의 설계와 칩 제작 경험을 제공해 대학의 시스템반도체 설계 교육을
2026-07-16반도체 안에서 전기가 흐르는 길목이 막히면 성능이 떨어지고 전력 낭비가 커진다. 국내 연구진이 이러한 ‘전기 병목현상’을 해결할 수 있는 새로운 구조를 개발하고, 전기가 끊김 없이 흐르는 모습을 세계 최초로 확인했다. 이번 성과는 AI 반도체와 초저전력 반도체 등 미래 반도체의 성능과 전력 효율을 높일 핵심 원천기술로 기대된다. 우리 대학은 신소재공학과 홍승범 교수 연구팀이 신소재공학과 강기범 교수, 성균관대학교(총장 유지범) 조성범 교수 연구팀과 공동으로 차세대 반도체 소자로 주목받는 2차원 소재(원자 한두 층 두께의 초박막 소재)에서 전기가 막힘없이 흐르는 새로운 구조를 구현하고, 이를 나노미터(㎚, 10억분의 1m) 수준에서 직접 관찰할 수 있는 분석 플랫폼을 개발했다고 13일 밝혔다. 반도체는 금속 전극과 반도체가 만나는 경계에서 접촉 저항(Contact Resistance, 서로 다른 두 물질이 맞닿는 경계에서 전기가 흐를 때 발생하는 저항) 때
2026-07-13차세대 AI 반도체로 주목받는 2차원 반도체를 사람이 일일이 찾던 시대가 끝난다. 우리 대학 연구진이 반도체 선별과 소자 제작을 자동화해 수천 개의 소자를 분석하고, 그동안 규명하기 어려웠던 두께와 성능의 관계를 밝혀냈다. 이번 성과는 차세대 반도체 연구를 데이터 기반으로 전환하고, AI 반도체와 초저전력 반도체의 상용화를 앞당길 것으로 기대된다. 우리 대학은 전기및전자공학부·AI시스템학과 권지민 교수 연구팀이 UNIST, 국립한밭대, 한양대, 미국 워싱턴대 세인트루이스(Washington University in St. Louis)와 공동 연구를 통해 광학 현미경 이미지만으로 2차원 반도체를 자동 선별하고 트랜지스터 제작까지 연결하는 기술을 개발했다고 9일 밝혔다. 2차원 반도체는 원자 몇 개 층 두께에 불과한 초박막 반도체로, 기존 실리콘 반도체보다 더 작고 전기를 적게 쓰는 반도체를 구현할 수 있어 '꿈의 반도체'로 불린다. 현재 실리콘 반도체는 회로를
2026-07-09우리 대학 국제협력처 글로벌전략사업추진단이 주관한 ‘2026 글로벌 기업가정신 써머스쿨(2026 GESS: Global Entrepreneurship Summer School)’이 성공적으로 마무리되었다. 올해로 5회째를 맞은 GESS는 KAIST 학생들이 세계적인 창업 중심지인 미국 실리콘밸리를 직접 경험하며 글로벌 창업 역량을 키울 수 있도록 운영되어 온 대표 글로벌 창업 교육 프로그램이다. 이번 2026 KAIST GESS에는 서류 심사와 면접, 팀 발표 및 동료평가 등을 통해 선발된 학부 및 대학원생들이 참가하였다. 선발된 학생들은 실리콘밸리 현지 프로그램에 앞서 약 4개월간 진행된 사전 프로그램을 통해 팀 빌딩, 고객 발굴(Customer Discovery), 비즈니스 모델 개발 및 피치 준비 과정을 수행했으며, 창업가와 투자자, 분야별 전문가들의 멘토링을 통해 사업 아이디어를 구체화하고 글로벌 시장 진출 가능성을 점검하였다. 지난 6월 말부터
2026-07-06‘전력 먹는 하마'로 불리는 AI 데이터센터의 냉각 전력을 10분의 1 수준으로 줄일 수 있는 기술이 나왔다. 우리 대학 연구진은 반도체 칩 내부에 머리카락보다 가는 물길을 새겨 넣는 초고효율 액체 냉각 기술을 개발해 AI 반도체의 최대 난제로 꼽히는 발열 문제 해결 가능성을 제시했다. 우리 대학은 기계공학과 김성진 교수팀과 AX학과 이익진 교수팀이 공동연구를 통해 기존 매니폴드 마이크로채널(MMC, Manifold MicroChannel) 냉각 기술의 한계를 극복하고, 반도체 칩 내부에 매니폴드(manifold·냉각수를 여러 경로로 나누어 공급·회수하는 구조)와 마이크로채널(microchannel·머리카락보다 가는 미세 물길)을 결합한 초고효율 액체 냉각 기술을 개발했다고 16일 밝혔다. AI 반도체의 성능이 높아질수록 칩에서 발생하는 열량도 빠르게 증가하고 있다. 그러나 기존 공랭 방식만으로는 차세대 AI 반도체에서 발생하는
2026-06-16