%eb%b0%98%eb%8f%84%ec%b2%b4
-
데이터 속도 맞춰 스스로 반응하는 '카멜레온 AI 반도체' 개발
AI 반도체도 이제‘눈치'를 본다. 기존 AI 반도체는 입력 신호에 반응하는 속도와 정보를 기억하는 시간이 한 번 정해지면 바꿀 수 없는‘고정된 반응 특성'을 가졌지만, 이제는 데이터의 변화 속도에 맞춰 스스로 반응하는 시대가 열렸다. 우리 대학 연구진은 이 기술로 시간에 따라 변하는 데이터의 예측 오류를 기존보다 최대 40배 줄였다. 자율주행차와 로봇, 웨어러블 기기의 실시간 AI 성능을 높일 핵심 원천기술로 기대된다.
우리 대학은 전기및전자공학부·반도체공학대학원 최신현 석좌교수 연구팀이 입력되는 데이터의 변화 속도에 따라 반응 특성을 자유롭게 바꿀 수 있는 새로운 AI 반도체 소자‘프로그래머블 동적 멤트랜지스터(Programmable Dynamic Memtransistor, PDM)'와 이를 집적한 어레이를 개발했다고 7일 밝혔다.
멤트랜지스터(Memtransistor)는 정보를 저장하는 메모리(Memory)와 계산을 수행하는 트랜지스터(Transistor)의 기능을 하나로 결합한 차세대 반도체 소자다. 데이터를 계산하면서도 이전 정보를 기억할 수 있어 입력되는 데이터에 맞춰 반응 속도를 조절할 수 있는 것이 특징이다.
현실 세계의 데이터는 모두 같은 속도로 변하지 않는다. 심장 박동이나 음성처럼 매우 빠르게 변하는 정보가 있는가 하면, 날씨나 공장 설비 상태처럼 천천히 변하는 정보도 있다. 하지만 기존 AI 반도체는 입력 신호에 반응하는 속도와 그 상태를 유지하는 시간(시간 응답 특성)이 고정돼 있어, 서로 다른 속도의 데이터를 동시에 효율적으로 처리하는 데 한계가 있었다.
연구팀은 이러한 문제를 해결하기 위해 전기적 정보를 저장하는 층(전하 저장층)과 전자를 저장해 반도체의 반응 속도를 조절하는 층(전자 포획층)을 하나의 트랜지스터 안에 결합한 새로운 구조를 개발했다.
PDM은 데이터가 입력되면 전하 저장층에서 정보를 처리하고, 전자 포획층이 반도체가 원래 상태로 돌아가는 속도를 조절한다. 마치 운전자가 고속도로에서는 속도를 높이고 골목길에서는 속도를 줄이듯, 반도체도 데이터의 변화 속도에 맞춰 가장 적합한 반응 속도를 스스로 선택한다.
실험 결과 연구팀은 반도체가 입력 신호에 반응한 뒤 원래 상태로 돌아오는 시간을 약 5배 범위에서 조절했으며, 빠르게 반복되는 신호를 처리하는 능력(주파수 특성)도 10배 이상 폭넓게 조절할 수 있음을 확인했다.
특히 빠르게 변하는 정보와 느리게 변하는 정보가 함께 포함된 시계열 데이터(Time-series data, 시간의 흐름에 따라 연속적으로 생성되는 데이터) 예측 실험에서는 기존의 고정형 반도체보다 예측 오류를 최대 40배 줄이는 성능을 보였다.
또한 연구팀은 PDM을 여러 개 연결한 어레이(Array, 동일한 반도체 소자를 일정한 형태로 집적한 구조)를 제작해 실험한 결과, 기존 소프트웨어 기반 AI 시스템과 비슷한 정확도를 유지하면서도 훨씬 적은 에너지로 동작하는 것을 확인했다.
이번 기술은 별도의 복잡한 데이터 전처리 없이도 다양한 속도로 변하는 데이터를 효율적으로 처리할 수 있다. 또한 한 번 설정한 반응 특성은 전원을 계속 공급하지 않아도 유지되는 비휘발성(전원이 꺼져도 정보가 유지되는 특성)을 갖춰 에너지 소비를 줄일 수 있다. 여기에 현재 널리 사용되는 상용 반도체 공정(CMOS 공정)과도 호환돼 대량 생산과 상용화 가능성이 높다는 점에서도 의미가 크다.
최신현 석좌교수는 "이번 연구는 데이터의 변화 속도에 맞춰 반도체가 스스로 가장 적합한 방식으로 반응하는 AI 반도체를 구현한 것”이라며 "자율주행차와 로봇, 웨어러블 기기 등 다양한 AI 기기의 성능은 높이고 전력 소모는 줄이는 핵심 기술이 될 것으로 기대한다”고 말했다.
이번 연구는 KAIST 반도체공학대학원 김대원 박사과정이 제1저자로 참여했으며, 조윤호, 서석호, 김유진, 박시온, 장태환, 박채빈이 공동저자로 참여했다. 또한 삼성전자 반도체연구소 오영택 연구원과 이재덕 Fellow가 공동저자로 참여했으며, 최신현 교수가 교신저자를 맡았다. 연구 결과는 세계적인 권위의 국제학술지 ‘네이처 커뮤니케이션스(Nature Communications)’에 7월 게재됐다.
※논문명: Programmable memtransistor array with temporal dynamics modulation for efficient time-series data processing,
DOI : https://doi.org/10.1038/s41467-026-75211-5
본 연구는 과학기술정보통신부 한국연구재단 신소자원천기술개발사업, 정보통신기획평가원 ETRI연구개발지원사업, 산업통상자원부 한국산업기술진흥원(KIAT) 산업혁신인재성장지원사업, 삼성전자 등의 지원을 받아 수행되었다.
2026.08.07 조회수 890 -
150℃ 낮은 온도에서 차세대 반도체 ‘결 맞춰’ 쌓는 새 제조기술 개발
미래 반도체는 서로 다른 기능을 가진 소재를 한 칩에 층층이 쌓아 만든다. 그러나 소재를 쌓는 데 필요한 높은 열로 아래층이 손상되는 것이 큰 걸림돌이었다. 우리 대학을 비롯한 국내외 공동연구진이 150℃의 낮은 온도에서도 반데르발스 소재(원자층을 종이처럼 얇게 겹친 차세대 2차원 반도체 소재) 위에 새로운 반도체를 손상 없이 정밀하게 쌓는 기술을 개발했다. 차세대 AI·저전력 반도체와 광전자소자 개발의 새로운 길을 연 성과로 평가된다.
우리 대학은 생명화학공학과 서준기 교수 연구팀이 한양대학교(총장 이기정) 송봉근 교수 연구팀, 미국 라이스대학교(Rice University) 이모 한(Yimo Han) 교수 연구팀과 공동으로 원자층증착법(ALD, 반도체 원료를 차례로 공급하여 두께를 원자 수준으로 조절하면서 균일한 박막을 쌓는 기술)을 이용한 새로운 반도체 제조기술을 개발했다고 27일 밝혔다.
연구팀이 주목한 것은 반데르발스 소재다. 반데르발스 소재는 원자층이 여러 장 겹쳐 있지만 층과 층 사이가 약하게 붙어 있어 종이처럼 얇게 떼어낼 수 있는 2차원 반도체 소재다. 서로 다른 소재를 자유롭게 겹칠 수 있어 차세대 AI 반도체와 초저전력 반도체의 핵심 소재로 주목받고 있다.
하지만 표면이 매우 안정적이어서 새로운 반도체를 원하는 방향으로 가지런히 성장시키기 어려웠다. 특히 온도를 낮추면 원자들이 여기저기 흩어져 자라기 때문에 성능이 좋은 반도체를 만들기 쉽지 않았다.
연구팀은 차세대 반도체 소재로 주목받는 텔루륨(Te)을 포함한 전구체(Precursor, 반도체를 만드는 원료 분자)가 표면을 자유롭게 이동하며 가장 안정한 위치를 스스로 찾아 박막을 이루도록 하는 새로운 방법을 개발했다. 텔루륨은 전기를 한 방향으로 잘 전달하는 특성과 빛을 효과적으로 제어하는 광전자 특성을 함께 갖춰 차세대 반도체와 광검출기, LED 등 광전자 소자의 핵심 소재로 주목받고 있다.
이를 통해 연구팀은 150℃의 낮은 온도에서도 원자층증착법(ALD)를 통해 텔루륨을 반데르발스 소재(원자층이 종이처럼 여러 장 겹쳐 있는 차세대 2차원 반도체 소재) 위에 아래층 결정의 원자 배열을 따라 질서 있게 성장하는 에피택시(Epitaxial Growth)를 구현하는 데 성공했다. 에피택시 성장은 아래층 결정 구조를 따라 새로운 반도체가 원자 단위로 정밀하게 자라는 고품질 반도체 제조 기술이다. 이는 벽돌을 아무렇게나 쌓는 것이 아니라 모든 벽돌을 같은 방향으로 반듯하게 쌓는 것과 같아, 전기가 더 잘 흐르고 반도체 성능도 높일 수 있다.
또한 이 기술을 이셀레늄화 텅스텐(WSe₂), 이황화 몰리브덴(MoS₂), 이셀레늄화 레늄(ReSe₂), 운모(Mica) 등 다양한 반데르발스 소재에도 적용할 수 있음을 확인했다. 즉, 특정 소재 하나에만 적용되는 기술이 아니라 여러 종류의 차세대 반도체 소재에도 폭넓게 활용할 수 있음을 보여줬다.
연구팀은 이렇게 만든 반도체로 트랜지스터(전류의 흐름을 제어하는 반도체의 핵심 소자)와 광전자소자(빛을 감지하거나 빛을 내는 반도체 소자)도 직접 제작했다. 즉, 새로운 제조기술이 연구실 수준에 머무르지 않고 실제 반도체 소자 제작에도 활용될 수 있음을 입증한 것이다.
서준기 교수는 "이번 연구는 낮은 온도에서도 반데르발스 소재 위에 고품질 반도체를 손상 없이 성장시킬 수 있다는 것을 처음 보여준 성과”라며 "앞으로 다양한 차세대 반도체를 하나의 칩 위에 자유롭게 집적하는 핵심 제조기술로 활용될 것으로 기대한다”고 말했다.
KAIST 김창환 박사과정생이 제1저자로, 서준기 교수가 교신저자로 참여한 이번 연구 결과는 국제 학술지 ‘사이언스 어드밴시스(Science Advances)’7월 24일 자에 게재됐다.
※ 논문명: Van der Waals template-encoded soft epitaxy of tellurium enabled by atomic layer deposition, DOI: 10.1126/sciadv.aef1430
※ 저자 정보: 김창환(KAIST·UNIST, 제1저자), 서준기(KAIST, 교신저자)
이번 연구는 과학기술정보통신부가 지원하는 한국연구재단의 우수신진연구사업, PIM 인공지능반도체 핵심기술개발(소자)사업, 개척연구사업 및 박사과정생 연구장려금의 지원을 받아 수행됐다.
2026.07.27 조회수 997 -
IDEC·삼성전자, 국내 반도체 인재에 14나노 FinFET 첨단 반도체 공정 최초 지원
우리 대학은 국내 대학 연구실에서도 삼성전자의 14나노 FinFET(Fin Field Effect Transistor, 핀 전계효과 트랜지스터) 첨단 공정을 활용해 실제 반도체 칩을 설계·제작하고 성능까지 검증할 수 있는 길이 열렸다고 16일 밝혔다.
그동안 높은 제작 비용과 인프라 한계로 대학이 접근하기 어려웠던 첨단 공정을 교육과 연구 현장에 개방함으로써, 국내 시스템반도체 교육이 이론 중심에서 실제 산업 현장 중심으로 한 단계 도약할 것으로 기대된다.
이를 위해 KAIST 반도체설계교육센터(IC Design Education Center, 이하 IDEC)는 지난 15일 IDEC 동탄교육장에서 삼성전자와 '시스템반도체 14나노 공정 지원'을 위한 협약을 체결했다. 이번 협약은 정부 지원사업인 '반도체핵심IP 설계전문인력양성사업'을 기반으로 추진됐으며, 국내 대학원생과 연구자들에게 첨단 공정 기반의 설계와 칩 제작 경험을 제공해 대학의 시스템반도체 설계 교육을 실전 중심으로 강화하는 것이 목적이다.
1995년 설립된 KAIST IDEC은 국내 시스템반도체 설계 전문인력 양성을 선도해 온 연구센터다. 이번 14나노 공정 지원을 위해 고사양 서버와 첨단 설계 툴을 갖춘 전용 설계 인프라를 구축했으며, 14나노 공정 설계 기술을 지원할 전문 연구인력도 배치해 전국 대학 연구실이 공동으로 활용할 수 있는 지원 체계를 마련했다.
반도체 칩 제작은 설계한 회로를 실제 웨이퍼에 구현하고 성능을 검증하는 핵심 과정이다. 그러나 첨단 공정은 높은 제작 비용과 전문 설계 환경이 필요해 개별 대학이 독자적으로 활용하기 어려웠다. 특히 이번에 지원되는 14나노 FinFET 공정은 한 차례 칩 제작에 약 60억 원이 소요되는 첨단 공정으로, 대학에서는 사실상 접근이 어려운 기술이었다.
FinFET(Fin Field Effect Transistor, 핀 전계효과 트랜지스터)은 반도체 내부에서 전류가 흐르는 통로를 물고기 지느러미(fin)처럼 입체적으로 세운 구조의 트랜지스터 기술이다. 기존 평면 구조보다 전류를 더욱 정밀하게 제어할 수 있어 같은 면적에서도 성능을 높이고 전력 소모를 줄일 수 있으며, 스마트폰 AP(Application Processor, 애플리케이션 프로세서), 인공지능(AI) 반도체, HPC(High Performance Computing, 고성능 컴퓨팅) 등 빠른 연산과 낮은 전력 소모가 동시에 필요한 첨단 시스템반도체에 널리 활용된다.
삼성전자는 연간 MPW(Multi-Project Wafer, 여러 설계팀의 칩을 하나의 웨이퍼에 함께 제작하는 방식)를 통해 ▲14나노 FinFET 공정 1회(48개)를 비롯해 ▲28나노 LPP(Low Power Plus, 저전력 공정) 2회(96개) ▲28나노 FD-SOI(Fully Depleted Silicon-On-Insulator, 완전 공핍 실리콘 절연막 기반 공정) 1회(48개) ▲130나노 BCDMOS(Bipolar-CMOS-DMOS, 바이폴라·CMOS·DMOS를 결합한 고전압 아날로그 공정) 2회(40개) 등 다양한 공정 기반의 칩 제작을 지원한다.
이를 통해 향후 5년간 총 1,160개의 칩 제작 기회가 국내 대학에 제공되며, 매년 약 600명의 대학원생과 연구자가 실제 칩 설계와 제작·검증 과정에 참여할 것으로 예상된다.
14나노 공정은 2025년 시범 프로그램을 통해 사전 준비와 공정 안정성 검증을 마쳤다. 이번 협약으로 전국 대학 연구실은 KAIST IDEC이 구축한 첨단 설계 환경을 공동으로 활용해 14나노급 칩 설계와 제작에 도전할 수 있게 됐다. 높은 제작 비용과 설계 환경 구축 부담으로 첨단 공정 참여가 쉽지 않았던 대학 연구 현장에도 실질적인 교육·연구 기회가 확대될 것으로 기대된다.
삼성전자 박상훈 상무는 "반도체 산업 전반에서 전문인력 수요가 지속적으로 증가하고 있다"며 "우수한 설계 인재를 육성하는 일은 국가 반도체 산업 경쟁력을 높이는 중요한 기반인 만큼 지원을 확대하게 됐다. 이번 협력이 삼성전자뿐 아니라 국내 반도체 생태계 전반에도 도움이 되기를 기대한다"고 말했다.
박인철 KAIST IDEC 소장은 "이번 14나노 공정 지원 협약은 학생들이 산업 현장에서 활용되는 첨단 공정 환경에서 실제 칩을 설계하고 제작·검증까지 경험할 수 있는 중요한 계기"라며 "산업계와의 협력을 바탕으로 국내 시스템반도체 전문인력 양성 기반을 지속적으로 확대해 나가겠다"고 밝혔다.
2026.07.16 조회수 1208 -
반도체 속 '전기 병목현상' 해결 실마리 찾았다
반도체 안에서 전기가 흐르는 길목이 막히면 성능이 떨어지고 전력 낭비가 커진다. 국내 연구진이 이러한 ‘전기 병목현상’을 해결할 수 있는 새로운 구조를 개발하고, 전기가 끊김 없이 흐르는 모습을 세계 최초로 확인했다. 이번 성과는 AI 반도체와 초저전력 반도체 등 미래 반도체의 성능과 전력 효율을 높일 핵심 원천기술로 기대된다.
우리 대학은 신소재공학과 홍승범 교수 연구팀이 신소재공학과 강기범 교수, 성균관대학교(총장 유지범) 조성범 교수 연구팀과 공동으로 차세대 반도체 소자로 주목받는 2차원 소재(원자 한두 층 두께의 초박막 소재)에서 전기가 막힘없이 흐르는 새로운 구조를 구현하고, 이를 나노미터(㎚, 10억분의 1m) 수준에서 직접 관찰할 수 있는 분석 플랫폼을 개발했다고 13일 밝혔다.
반도체는 금속 전극과 반도체가 만나는 경계에서 접촉 저항(Contact Resistance, 서로 다른 두 물질이 맞닿는 경계에서 전기가 흐를 때 발생하는 저항) 때문에 성능이 떨어지고 전력 손실이 발생한다. 특히 반도체가 점점 작아질수록 접촉 저항의 영향은 더욱 커져 차세대 반도체 개발의 가장 큰 기술적 난제로 꼽혀왔다.
연구팀은 기존처럼 금속 전극을 반도체 위에 붙이는 대신, 하나의 2차원 소재 안에서 준금속(금속처럼 전기가 잘 흐르는 성질)과 반도체 영역을 연속적으로 구현했다. 같은 소재 안에서 두 영역이 자연스럽게 이어지도록 만들어 전류가 경계에서 막히지 않고 흐를 수 있음을 세계 최초로 입증했다.
즉, 원자층 두께의 2차원 소재인 백금 다이셀레나이드(PtSe₂, Platinum Diselenide) 하나의 박막 안에서 준금속 영역과 반도체 영역을 연속적으로 구현했다. 같은 소재 안에서 두 영역이 자연스럽게 이어지는 단일체(Monolithic, 하나의 소재를 끊김 없이 연속적으로 형성한 구조)를 구현함으로써 전류가 경계에서 막히지 않고 흐를 수 있는 새로운 구조를 제시했다.
연구팀은 원자힘현미경(AFM, Atomic Force Microscope, 탐침을 이용해 표면과 전기적 특성을 원자 수준까지 측정하는 현미경)을 활용해 박막 내부에서 전하가 이동하는 모습을 나노미터 수준에서 직접 시각화했다.
그 결과 준금속 영역에서 반도체 영역으로 전류가 이동할 때 흐름이 막히거나 방향이 꺾이는 ‘전기 병목현상’ 없이 자연스럽게 이어지는 것을 세계 최초로 확인했다. 이는 단일체 계면이 전류의 흐름을 방해하지 않는다는 사실을 실험적으로 입증한 첫 사례다.
나아가 연구팀은 반도체 영역에 실제 트랜지스터(전류의 흐름을 제어하는 반도체의 기본 소자)처럼 전기장을 가해 동작을 검증했다. 그 결과 금속-반도체가 결합된 구조에서 전류의 흐름을 안정적으로 제어할 수 있음을 확인해 차세대 전자소자로서의 활용 가능성도 입증했다.
이번 연구는 2차원 소재를 이용한 차세대 반도체 소자의 접촉 저항을 획기적으로 줄일 수 있는 원천기술로, 향후 AI 반도체, 초저전력 반도체, 차세대 로직 반도체 등 미래 반도체 기술 개발에 폭넓게 활용될 것으로 기대된다.
홍승범 교수는 “이번 연구는 2차원 반도체 계면에서 전류가 흐르는 모습을 나노미터 수준에서 직접 확인한 세계 최초의 사례”라며 “단일체 계면이 전류의 흐름을 방해하지 않는다는 사실을 실험적으로 입증한 만큼, 다양한 차세대 반도체의 접촉 저항 문제를 해결하는 핵심 원천기술로 활용될 것으로 기대한다”고 말했다.
이번 연구는 KAIST 신소재공학과 김연규 박사과정, 견민승 박사와 성균관대학교 홍지훈 박사과정이 공동 제1저자로 참여했으며, 재료과학 분야 국제학술지 『매터(Matter)』 2026년 7월호에 게재됐다.
※논문명: Nanoscale imaging of charge transport across the semimetal-semiconductor interface in monolithic platinum diselenide, DOI: https://doi.org/10.1016/j.matt.2026.102873
이번 연구는 과학기술정보통신부와 한국연구재단의 STEAM연구사업 및 나노소재기술개발사업의 지원을 받아 수행됐다.
2026.07.13 조회수 1317 -
‘꿈의 반도체’ 2차원 반도체 찾는 일 사람 대신 자동화한다
차세대 AI 반도체로 주목받는 2차원 반도체를 사람이 일일이 찾던 시대가 끝난다. 우리 대학 연구진이 반도체 선별과 소자 제작을 자동화해 수천 개의 소자를 분석하고, 그동안 규명하기 어려웠던 두께와 성능의 관계를 밝혀냈다. 이번 성과는 차세대 반도체 연구를 데이터 기반으로 전환하고, AI 반도체와 초저전력 반도체의 상용화를 앞당길 것으로 기대된다.
우리 대학은 전기및전자공학부·AI시스템학과 권지민 교수 연구팀이 UNIST, 국립한밭대, 한양대, 미국 워싱턴대 세인트루이스(Washington University in St. Louis)와 공동 연구를 통해 광학 현미경 이미지만으로 2차원 반도체를 자동 선별하고 트랜지스터 제작까지 연결하는 기술을 개발했다고 9일 밝혔다.
2차원 반도체는 원자 몇 개 층 두께에 불과한 초박막 반도체로, 기존 실리콘 반도체보다 더 작고 전기를 적게 쓰는 반도체를 구현할 수 있어 '꿈의 반도체'로 불린다. 현재 실리콘 반도체는 회로를 계속 작게 만들수록 전력 손실과 발열이 커지는 물리적 한계에 가까워지고 있다. 이를 극복할 차세대 소재로 주목받는 2차원 반도체는 앞으로 AI 반도체와 스마트폰, 데이터센터, 웨어러블 기기, 접거나 늘어나는 전자기기, 초소형 의료센서 등 다양한 미래 기술에 활용될 것으로 기대된다.
하지만 용액공정으로 만든 2차원 반도체는 작은 반도체 조각(flake)의 위치와 크기, 두께가 모두 달라 연구자가 현미경으로 원하는 시료를 하나씩 찾아야 했다. 이후 찾은 위치에 맞춰 전극을 직접 설계해야 했기 때문에 많은 시간과 노력이 필요했고, 수천 개 이상의 소자를 한꺼번에 분석하는 것도 사실상 어려웠다.
연구팀은 대표적인 2차원 반도체 소재인 이황화몰리브덴(MoS₂)을 이용했다. 현미경에서 보이는 RGB(적·녹·청) 밝기 값이 두께에 따라 달라지는 특성을 활용해 컴퓨터가 원하는 반도체를 자동으로 찾아내고, 전극까지 자동 설계하도록 했다. 원자힘현미경(AFM)으로 검증한 결과, 3~8층의 미세한 두께 차이까지 정확히 구분할 수 있었다.
이를 통해 연구팀은 12만 개 이상의 반도체 조각 가운데 적합한 시료를 자동 선별해 1,615개의 트랜지스터를 제작·분석하는 데 성공했다.
대규모 분석 결과도 의미가 컸다. 반도체가 두꺼워질수록 전류는 더 잘 흐르지만, 전기를 켜고 끄는 성능은 오히려 떨어진다는 사실을 통계적으로 처음 명확히 규명했다. 기존에는 소수의 시료만 분석해야 했기 때문에 확인하기 어려웠던 특성을 대규모 데이터로 밝혀낸 것이다.
이번 연구의 가장 큰 의미는 단순히 제작 과정을 자동화한 것이 아니라, 사람의 경험에 의존하던 2차원 반도체 연구를 데이터 기반 연구로 바꿨다는 점이다. 앞으로는 더 많은 반도체를 더 빠르게 제작·분석해 성능이 뛰어난 소재를 찾고, 나아가 AI가 새로운 반도체를 설계하는 연구로까지 이어질 것으로 기대된다.
권지민 교수는 "기존에는 연구자가 현미경으로 원하는 반도체를 직접 찾아야 했지만, 이번 연구를 통해 이러한 과정을 자동화할 수 있게 됐다"며 "앞으로는 현미경 사진만으로도 반도체의 전기적 성능을 예측하고, 더 우수한 차세대 반도체를 훨씬 빠르게 개발할 수 있는 기반이 마련될 것"이라고 말했다.
이번 연구는 KAIST 권지민 교수, 정학순 박사, 이용우 박사가 공동 교신저자로 참여했으며, UNIST 이상현 연구원이 제1저자를 맡았다. 연구 결과는 재료과학 분야의 권위 있는 국제학술지 어드밴스드 펑셔널 머티리얼즈(Advanced Functional Materials)에 4월 3일 게재됐으며, 2차원 소재 및 전자소자(2D Materials & Electronics) 분야 인사이드 백 커버(Inside Back Cover) 논문으로도 선정됐다.
※ 논문명 : Statistically Resolbing Thickness-Dependent Electrical Characteristics in Multilayer-MoS2 Transistors,DOI : 10.1002/adfm.202532204
※ 저자 정보 : 권지민 교수 (KAIST, 교신저자), 정학순 박사 (KAIST, 교신저자), 이용우 박사 (KAIST, 교신저자), 이상현 연구원 (UNIST, 1저자), 공동연구기관 참여연구자 (UNIST 홍수민 연구원, UNIST 박민호 연구원, 한밭대 김성주 교수, 한양대 백상훈 교수, KAIST 서준기 교수, KAIST 양성욱 연구원, 미국 워싱턴대 배상훈 교수, TDS 이창수 박사)
한편 과학기술정보통신부 한국연구재단 개인기초연구사업과 산업통상자원부 산업기술기획평가원의 첨단전략산업초격차기술개발사업의 지원을 받아 수행되었다.
2026.07.09 조회수 1263 -
AI 데이터센터 냉각 전력 10분의 1로 줄인다
‘전력 먹는 하마'로 불리는 AI 데이터센터의 냉각 전력을 10분의 1 수준으로 줄일 수 있는 기술이 나왔다. 우리 대학 연구진은 반도체 칩 내부에 머리카락보다 가는 물길을 새겨 넣는 초고효율 액체 냉각 기술을 개발해 AI 반도체의 최대 난제로 꼽히는 발열 문제 해결 가능성을 제시했다.
우리 대학은 기계공학과 김성진 교수팀과 AX학과 이익진 교수팀이 공동연구를 통해 기존 매니폴드 마이크로채널(MMC, Manifold MicroChannel) 냉각 기술의 한계를 극복하고, 반도체 칩 내부에 매니폴드(manifold·냉각수를 여러 경로로 나누어 공급·회수하는 구조)와 마이크로채널(microchannel·머리카락보다 가는 미세 물길)을 결합한 초고효율 액체 냉각 기술을 개발했다고 16일 밝혔다.
AI 반도체의 성능이 높아질수록 칩에서 발생하는 열량도 빠르게 증가하고 있다. 그러나 기존 공랭 방식만으로는 차세대 AI 반도체에서 발생하는 열을 효과적으로 제거하기 어려워지고 있다. 이에 따라 반도체 칩 내부에 냉각수를 직접 흘려 열을 제거하는 액체 냉각 기술이 주목받고 있다.
특히 매니폴드 마이크로채널(MMC)은 머리카락보다 가는 미세 물길인 마이크로채널(microchannel)에 냉각수를 흘려 열을 제거하는 기술이다. 여기에 매니폴드를 적용하면 냉각수를 여러 지점에 동시에 공급할 수 있어 냉각 효율을 높일 수 있다.
이를 택배 배송에 비유하면 전국 물량을 서울 한 곳에서 보내는 대신 여러 지역 물류센터에서 나누어 배송하는 것과 같다. 물건이 이동하는 거리가 짧아지듯 냉각수의 이동 거리도 줄어들어 에너지 소모를 줄일 수 있다.
하지만 기존 MMC 연구에서는 냉각수가 일부 채널에 집중되고 다른 채널에는 충분히 공급되지 않는 문제가 있었다. 연구팀은 냉각수가 모든 채널에 고르게 흐르도록 구조를 최적화했다. 이를 위해 간단한 계산 모델과 정밀한 시뮬레이션을 함께 활용해 수많은 설계안을 분석했고, 냉각 성능은 높이면서도 에너지 손실은 줄일 수 있는 최적 구조를 찾아냈다.
연구팀은 최적화된 구조를 실제 실리콘 웨이퍼에 제작해 성능을 검증했다. 그 결과 냉각 효율을 나타내는 성능계수(COP, Coefficient of Performance·투입한 에너지 대비 제거한 열의 양을 나타내는 지표)는 106,000을 기록했다. 이는 냉각에 사용하는 에너지 1만큼으로 10만6천 배에 해당하는 열을 제거할 수 있다는 의미다.
이 수치는 2020년 국제학술지 ‘네이처(Nature)’에 보고된 기존 세계 최고 수준보다 10배 이상 높은 수준이다. 쉽게 말해 같은 양의 열을 식히는 데 필요한 에너지가 기존 기술의 10분의 1 수준으로 줄어든 것이다.
특히 이번 성과는 액체가 끓으며 열을 제거하는 복잡한 냉각 방식이나 나노 표면 처리, 다이아몬드 같은 고가 소재 없이 상온의 물만으로 구현됐다. 또한 현재 반도체 생산라인에서 추가 설비 투자 없이 적용할 수 있어 상용화 가능성도 높다.
이번 연구는 5mm×5mm 크기의 실험용 칩에서 검증됐으나, 연구팀은 동일한 설계 원리를 현재 AI 데이터센터에 쓰이는 GPU·TPU 등 대형 AI 반도체(최대 7.5cm×7.5cm)에도 적용할 수 있다고 밝혔다. 실제로 이를 데이터센터의 콜드 플레이트(냉각수를 흘려 열을 제거하는 금속 냉각판)에 적용한 결과, 기존 대비 30% 이상 향상된 냉각 성능을 확인했다. 연구팀은 향후 엔비디아(NVIDIA)의 차세대 AI 플랫폼인 '베라 루빈(Vera Rubin)'급 초고성능 칩에도 이 기술이 활용될 수 있을 것으로 기대하고 있다.
연구팀은 이번 기술이 AI 반도체를 비롯해 고성능 컴퓨팅(HPC), 3차원 반도체 패키징, 전력반도체, 국방 전자장비 등 발열이 큰 다양한 전자장치의 열관리 문제 해결에 활용될 것으로 전망했다. 특히 AI 데이터센터의 경우 냉각에 많은 전력이 사용되는 만큼, 이번 기술이 데이터센터의 전력 소비와 운영 비용을 줄이는 핵심 기술이 될 것으로 기대된다.
김성진 교수는 "AI 시대에는 반도체 성능보다 열을 얼마나 효과적으로 제어하느냐가 경쟁력"이라며 "이번 기술이 AI 데이터센터의 전력 소비를 줄이는 핵심 기술로 활용되기를 기대한다"고 말했다.
이번 연구에는 KAIST 기계공학과 이영진, 황철현, 이한솔 연구원이 공동 제1저자로 참여했으며, 연구 결과는 국제 학술지 ‘Energy Conversion and Management’에 6월 15일 게재됐다.
※ 논문명: Highly energy-efficient manifold microchannel for cooling electronics with a coefficient of performance over 100,000, DOI: https://doi.org/10.1016/j.enconman.2026.121422
한편 본 연구는 과학기술정보통신부 재원 한국연구재단(NRF) 중견연구자지원사업(2021R1A2C3011944)과 방위사업청 재원 국방기술진흥연구소(KRIT) 초고열유속 냉각시스템 특화연구실 사업(KRIT-CT-22-022)의 지원을 받아 수행됐다.
2026.06.16 조회수 3098 -
반도체는 어디까지 작아질 수 있을까? 원자 수준 예측 기술 개발
삼성전자와 TSMC가‘2nm(나노미터·10억분의 1미터) 공정’경쟁에 나서고 있지만, 실제 반도체 칩의 핵심 소자인 트랜지스터의 크기는 아직 10nm 이상이다. 그렇다면 트랜지스터는 실제로 어디까지 더 작아질 수 있을까? 우리 대학 연구진이 원자 수준의 계산을 통해 그 한계를 예측하는 기술을 개발했다.
우리 대학은 전기및전자공학부 김용훈 교수 연구팀이 컴퓨터 시뮬레이션을 활용해 차세대 반도체 소자 개발의 핵심적 난관인 트랜지스터 미세화의 한계를 분석, 예측할 수 있는 전산 설계 기술을 개발했다고 14일 밝혔다.
트랜지스터는 전류를 켜고 끄는 초소형 스위치로, 스마트폰, 인공지능 컴퓨터 등을 구동하는 반도체 칩의 성능과 전력 효율을 결정하는 핵심 부품이다. 반도체 업계는 더 높은 성능과 낮은 전력 소모를 구현하기 위해 트랜지스터를 지속적으로 작게 만들어 왔다. 그러나 크기가 지나치게 작아지면 양자터널링(전자가 원래 통과할 수 없는 에너지 장벽을 뚫고 지나가는 양자역학적 현상)이 발생해 전류 제어가 어려워진다. 이 때문에 차세대 반도체 개발에서는 양자터널링의 한계 내에서 트랜지스터를 얼마나 더 작게 만들 수 있는지를 파악하는 것이 중요한 과제이다.
하지만 실험적으로 트랜지스터의 미세화 한계를 직접 확인하기는 사실상 불가능하다. 현재의 기술로는 금속 전극과 반도체가 만나는 접촉부를 원자 수준에서 정밀하게 조절하고 정량적으로 분석하기 어렵기 때문이다.
연구팀은 원자와 전자의 움직임을 기본 물리 법칙만으로 계산하는 제1원리 계산(실험 데이터 없이 물질의 성질을 계산하는 방법)을 활용해 이 문제를 해결했다. 연구팀은 금속 전극과 반도체가 만나는 부분에서 발생하는 복잡한 양자 현상을 정밀하게 분석할 수 있는 다공간 밀도범함구론이라는 새로운 이론-계산 체계를 직접 개발하여 보고한 바 있다.
이번 연구에서는 이를 기반으로 접촉저항(금속 전극과 반도체가 만나는 부분에서 발생하는 전류 흐름의 저항)과 양자터널링 한계(전자가 새어 들어가 전류 제어가 어려워지는 최소 길이)를 원자 수준에서 예측할 수 있는 전산 설계 플랫폼을 구축했다. 이는 실제 반도체를 제작하기 전에 컴퓨터 시뮬레이션만으로 소자의 성능과 한계를 미리 예측할 수 있다는 의미다.
연구팀은 이 기술을 차세대 반도체 후보 물질인 단일층 MoS₂(이황화몰리브덴, 원자층 수준까지 얇게 만들 수 있는 대표적인 2차원 반도체 소재) 소자에 적용했다. 그 결과 금속 전극의 종류와 접촉 구조에 따라 전자가 채널(트랜지스터 내부에서 전류가 흐르는 통로) 안으로 얼마나 깊이 침투하는지, 또 이로 인해 전류 흐름 제어가 얼마나 방해받는지를 정량적으로 분석할 수 있었다. 다시 말해 어떤 금속과 접촉 구조를 선택하느냐에 따라 트랜지스터를 더 작게 만들 수 있는 한계가 달라진다는 사실을 확인한 것이다.
연구 결과, 임계 터널링 길이(전자가 채널 안으로 침투해 트랜지스터 동작에 영향을 주기 시작하는 최소 길이)는 하나의 고정된 값이 아니라는 사실이 밝혀졌다. 이 길이는 금속의 일함수(금속에서 전자를 꺼내는 데 필요한 최소 에너지)와 금속과 반도체가 만나는 경계면의 접촉 구조 등에 따라 달라지는 설계 변수로 나타났다. 즉 트랜지스터를 어디까지 작게 만들 수 있는지는 소재 조합과 구조 설계에 따라 달라질 수 있다는 의미다.
특히 연구팀은 고려한 후보 금속의 종류와 접촉 구조 중에서는 전자가 새어 나가기 시작하는 한계 지점을 4nm(나노미터·10억분의 1미터) 미만까지 줄일 수 있음을 확인했다. 이는 트랜지스터를 현재 달성한 수준보다 더 작게 만들 수 있는 가능성을 보여주는 결과다.
연구팀은 나아가 서로 다른 특성의 2차원 반도체를 조합해 전력 소모를 줄이는 차세대 반도체 소자의 설계 방향도 함께 제안했다.
이번 연구는 실제 반도체 소자를 제작하기 전에 미세화 한계와 최적 설계 조건을 예측할 수 있는 플랫폼을 마련했다는 점에서 의미가 크다. 이를 통해 차세대 초미세 AI 반도체 소자 개발 과정의 시행착오를 줄이고 개발 기간을 단축할 수 있을 것으로 기대된다.
김용훈 교수는 “이번 연구는 차세대 트랜지스터가 어디까지 작아질 수 있는지를 규정할 새로운 물리적 기준을 제시했다는 점에서 의미가 크다”며 “실험적으로 확인하기 어려운 10nm 이하 영역의 양자역학적 현상을 계산으로 분석하여 차세대 트랜지스터 설계에 활용할 수 있는 길을 열었다”고 말했다.
김태형 박사가 제1저자로 참여한 이번 연구는 계산 분야의 권위 있는 학술지 '네이처 파트너 저널 npj Computational Materials'에 5월 28일 字 온라인판에 게재됐다.
※ 논문명: Ab initio transfer length method simulations of tunneling limits in 2D semiconductors, DOI: https://doi.org/10.1038/s41524-026-02101-1
※ 공저자: 김태형 박사(KAIST 제1저자), 이주호 박사(KAIST 제1저자), 김용훈 교수(KAIST 교신저자)
이번 연구는 한국연구재단 중견연구자 지원사업 등의 지원을 받아 수행됐다.
2026.06.15 조회수 2123 -
수천 년 걸리던 컴퓨터 난제를 반도체로 푼다
빅데이터와 인공지능 시대, 수천 년이 걸리는 ‘조합 최적화 문제(가능한 모든 경우 중 가장 효율적인 답을 찾는 문제)’를 해결할 수 있는 길이 열렸다. KAIST 연구진이 기존 실리콘 공정만으로 구현 가능한 연산 하드웨어를 개발해, 별도 설비 없이 바로 생산·적용 가능한 전환점을 제시했다. 이를 통해 물류, 금융, 반도체 설계 등 다양한 산업에서 더 빠르고 정확한 의사결정이 가능해질 전망이다.
우리 대학은 전기및전자공학부 최양규 교수와 김상현 교수 공동 연구팀이 기존 실리콘 반도체 공정만을 활용해 차세대 최적화 전용 하드웨어인 ‘오실레이터 기반 아이징 머신(Oscillatory Ising Machine, 여러 진동 소자가 상호작용하며 최적 해를 찾아내는 특수 목적형 컴퓨터)’을 구현하는 데 성공했다고 6일 밝혔다.
연구팀이 주목한 것은 ‘오실레이터(일정한 주기로 신호를 반복하는 진동 소자)’다. 여러 개의 오실레이터가 서로 신호를 주고받으며 박자를 맞추는 과정에서 시스템은 자연스럽게 가장 안정적인 상태에 도달하고, 이 과정에서 최적의 해를 찾아낸다.
기존 아이징 머신은 오실레이터 간 미세한 주파수 편차(각 소자의 진동 속도 차이)를 정밀하게 제어하기 어렵고, 소자 간 연결도 제한적이어서 복잡한 문제를 푸는 데 한계가 있었다.
연구팀은 이를 극복하기 위해 오실레이터와 이를 연결하는 커플러(Coupler, 소자 간 상호작용의 강도를 조절하는 장치)를 모두 단일 실리콘 트랜지스터(반도체의 기본 스위치 소자)로 구현하는 새로운 접근 방식을 도입했다.
이를 통해 오실레이터 간 주파수 편차를 줄여 안정적인 동기화(여러 신호가 같은 리듬으로 맞춰지는 상태)를 가능하게 했으며, 커플러를 이용해 다중 상태 커플링(연결 강도를 여러 단계로 조절하는 방식)을 구현함으로써 문제의 가중치(각 조건의 중요도)를 보다 정밀하게 반영할 수 있게 했다.
그 결과, 아이징 모델의 표현력과 해 탐색 성능을 동시에 크게 향상시켰다.
연구팀은 해당 기술을 활용해 대표적인 조합 최적화 문제인 ‘최대 절단(Max-Cut, 네트워크를 두 그룹으로 나눌 때 연결을 최대화하는 문제)’ 해결에 성공했다.
이 문제는 물류 경로 최적화, 금융 포트폴리오 구성, 반도체 회로 배치 등 다양한 산업 분야에 직접 활용될 수 있다. 이번 연구의 가장 큰 특징은 특수 소재나 비표준 공정 없이, 현재 반도체 산업에서 사용하는 CMOS* 공정을 그대로 활용했다는 점이다. 따라서 이번 기술은 별도의 설비 투자 없이도 기존 반도체 생산 라인에서 대량 생산과 상용화가 가능하다는 장점을 가진다.
*CMOS(Complementary Metal-Oxide-Semiconductor,상보형 금속산화물 반도체): 현대 반도체 제조의 가장 표준이 되는 공정 기술로 전력 소모가 매우 적고 열이 많이 나지 않아 스마트폰, 컴퓨터의 CPU 등 거의 모든 디지털 기기의 두뇌 역할을 하는 칩을 만드는 데 사용
최양규 교수는 “이번 연구는 오실레이터와 커플러를 모두 실리콘 소자로 구현해 확장성과 정밀도를 동시에 확보한 아이징 머신 하드웨어”라며, “반도체 설계 자동화, 통신 네트워크 최적화, 자원 분배 등 대규모 조합 최적화가 필요한 다양한 산업 분야에 적용될 것으로 기대된다”고 말했다.
이번 연구는 KAIST 윤성윤 박사과정과 김준표 박사가 공동 제1 저자로 참여했으며, 과학 분야 최고 권위 학술지 중 하나인 ‘사이언스 어드밴시스(Science Advances)’에 3월 27일자로 게재되며 그 우수성을 세계적으로 인정받았다.
※ 논문명: Scalable Ising machine composed entirely of Si transistors, DOI: 10.1126/sciadv.adz2384
한편, 이번 연구는 한국연구재단의 차세대지능형반도체기술개발사업, 국가반도체연구실지원핵심기술개발사업, PIM인공지능반도체핵심기술개발사업의 지원을 받아 수행됐다.
2026.05.06 조회수 1798 -
‘스마트 출입문’ 반도체로 저장공간 크게 늘린다
스마트폰부터 대규모 인공지능(AI) 서버에 이르기까지 현대 사회의 디지털 정보는 대부분 낸드플래시(NAND Flash) 메모리*에 저장된다. 우리 대학 연구진이 더 많은 정보를 더 작은 공간에 담아야 하는 차세대 반도체의 한계를 넘어설 수 있는 혁신 기술을 개발했다. 이번 기술은 초고용량 메모리 구현을 앞당길 핵심 원천기술로 기대된다.
*낸드플래시 메모리: 스마트폰 사진·영상·앱 등을 저장하는 스마트폰·SSD 등의 저장장치에 사용되는 반도체로, 전원이 꺼져도 데이터가 사라지지 않는 비휘발성 메모리
우리 대학은 전기및전자공학부 조병진 교수 연구팀이 머리카락보다 얇은 반도체 층에 새로운 소재를 적용해, 전자의 이동을 상황에 따라 선택적으로 제어하는 ‘스마트 출입문’ 구조를 구현함으로써 3차원 V-낸드(3D V-NAND) 메모리*의 고집적화 한계를 극복했다고 20일 밝혔다.
*3차원 V-낸드: 기존 메모리 셀을 평면(2차원) 배열한 데 비해, 데이터를 저장하는 반도체 셀을 위로 층층이 쌓아 더 많은 정보를 저장할 수 있도록 만든 메모리 기술
이번 연구는 데이터를 쓰고 지우는 과정에서 발생하는 고질적인 속도 저하와 신뢰성 문제를 신소재인 ‘붕소 산질화물(Boron Oxynitride, 이하 BON)’을 통해 해결했다는 점에서 큰 의미가 있다.
반도체 메모리에서 데이터가 드나드는 통로인 터널링층(Tunneling Layer)은 그동안 성능과 안정성이라는 두 마리 토끼를 잡는 데 어려움을 겪어왔다. 터널링층은 메모리 셀 내부에서 전자가 이동하는 매우 얇은 통로 역할을 하는 절연층이다.
하지만 기존 소재에서는 성능과 안정성을 동시에 확보하기 어려운 구조적 한계가 있었다. 기존 소재인 실리콘 산질화물(SiON)은 데이터를 지우기 위해 통로를 넓히면 저장된 데이터가 밖으로 새 나가고, 반대로 입구를 좁히면 데이터 삭제 속도가 너무 느려지는 ‘트레이드오프(Trade-off)’현상이 발생했기 때문이다.
이는 메모리 셀 하나에 5비트 정보를 저장하는 차세대 펜타 레벨 셀(Penta-Level Cell, PLC) 기술 구현의 가장 큰 걸림돌이었다. PLC는 하나의 메모리 셀에서 32단계의 전압 상태를 구분해 데이터를 저장하는 방식으로, 같은 크기의 메모리에서도 더 많은 정보를 저장할 수 있게 한다.
연구팀은 이러한 문제를 해결하기 위해 기존의 실리콘 기반 소재에서 벗어나 완전히 새로운 소재인 BON을 터널링층에 적용했다. 이 소재는 전하의 종류에 따라 문턱 높이가 달라지는 독특한 물리적 특성을 가지고 있다.
연구팀은 이를 활용해 데이터를 지울 때 필요한 전하(정공, hole)는 쉽게 통과시키고, 저장된 데이터를 의미하는 전자(electron)는 밖으로 새어나가지 못하도록 막는‘비대칭 에너지 장벽’구조를 설계했다.
비대칭 에너지 장벽은 전하가 이동할 때 넘어야 하는 에너지 장벽의 높이가 전하의 종류에 따라 서로 다르게 형성되는 구조를 의미한다. 이를 통해 데이터를 지울 때는 전하가 쉽게 이동하도록 하면서도, 저장된 데이터인 전자가 외부로 누설되는 것을 효과적으로 막을 수 있다. 이는 마치 들어올 때는 잘 열리고 나갈 때는 굳게 닫히는 ‘스마트 출입문’을 반도체 안에 구현한 것과 같은 원리다.
실제 실험 결과, BON 터널링층을 적용한 소자는 기존 대비 데이터 삭제 속도가 최대 23배나 향상되었으며, 수만 번의 반복 사용 후에도 성능 저하가 거의 없는 탁월한 내구성을 보였다. 특히 32개의 미세한 전압 상태를 구분해야 하는 초고난도 펜타 레벨 셀 동작에서도 소자 간 데이터 분포를 3배 이상 정밀하게 제어하는 데 성공했다.
이는 논문 수준의 연구를 넘어 실제 반도체 양산 공정에 즉시 적용 가능한 수준이라는 학계와 산업계의 평가다.
조병진 교수는 “이번 연구는 차세대 초고용량 메모리 제조에 바로 적용할 수 있는 독창적인 기술”이라며 “반도체 강국인 대한민국의 기술 초격차를 유지하는 데 크게 기여할 것”이라고 말했다.
기및전자공학부 강대현 석박사통합과정생이 제1저자로 주도한 이번 연구는 반도체 분야 최고 권위 학술대회인 지난 12월 9일 ‘국제전자소자학회(IEDM)’에서 발표되어 세계적인 주목을 받았으며, 삼성전자가 주최한 제32회 삼성휴먼테크논문대상에서 대학 부문 전체 1위인 ‘대상’을 수상하며 AI 분야가 강세였던 역대 수상 기조 속에서 전통 반도체 소자 분야 연구로 대상을 거머쥐는 쾌거를 이루었다.
※ 논문명: Bandgap-Engineered Boron Oxynitride Tunneling Layer for Reliable PLC operation of 3D V-NAND Flash Memory Devices, DOI : https://doi.org/10.1109/IEDM50572.2025.11353681
한편, 이번 연구는 과기정통부의 국가반도체연구실지원 핵심기술개발사업의 지원을 받아 수행되었다.
2026.03.20 조회수 3019 -
나만을 위한 ‘영혼의 단짝’ AI 반도체 ‘소울메이트’ 세계 최초 개발
우리가 일상적으로 사용하는 챗GPT(ChatGPT)와 같은 거대 언어 모델(LLM)은 수많은 질문에 능숙하게 답하지만, 정작 사용자의 사소한 습관이나 이전 대화 맥락등은 알지 못한다. 인공지능이 생활 깊숙이 들어왔음에도 여전히 ‘남’처럼 느껴지는 이유다. 우리 대학 연구진이 이러한 한계를 넘어 사용자의 말투와 취향, 감정까지 실시간으로 배우고 닮아가는, 이른바 ‘영혼의 단짝’ 같은 인공지능 반도체를 세계 최초로 개발했다.
우리 대학은 인공지능반도체대학원 유회준 교수 연구팀이 사용자의 특성에 맞춰 스스로 진화하는 개인 맞춤형 거대 언어 모델(LLM) 가속기‘소울메이트(SoulMate)’를 개발했다고 17일 밝혔다.
이번 기술은 기존의 ‘모두를 위한 AI’를 넘어 사용자의 대화 스타일과 선호도를 학습해 반응하는 ‘나만을 위한 초개인화 AI’ 시대를 앞당길 핵심 반도체 기술로 평가된다.
연구팀이 개발한 ‘소울메이트’의 핵심은 외부 서버(클라우드)를 거치지 않고 기기 자체에서 데이터를 처리하는 온디바이스(On-Device) AI 기술이다. 연구팀은 기억된 대화 내용을 바탕으로 맞춤형 답변을 생성하는 검색증강생성(RAG) 기술과 사용자의 피드백을 즉각 반영해 학습하는 로우 랭크 미세조정(LoRA) 기술을 반도체 내부에 직접 구현했다.
이를 통해 ‘소울메이트’는 0.2초(216.4ms) 라는 경이로운 속도로 사용자에게 응답하며 동시에 학습까지 수행하는 실시간 개인화 AI 시스템을 구현했다.
또한 정보의 중요도에 따라 처리 방식을 최적화하는 혼합 랭크(Mixed-Rank) 아키텍처를 적용해 전력 소모를 획기적으로 줄였다. 해당 반도체는 스마트폰 프로세서 소비전력의 1/500 수준인 단 9.8밀리와트(mW)의 초저전력으로도 복잡한 학습과 추론을 동시에 수행할 수 있어 스마트폰 등 모바일 기기에서도 배터리 걱정없이 구동될 수 있다.
특히 모든 개인 데이터가 외부 서버로 전송되지 않고 기기 내부에서만 처리되는 ‘보안 완결형 AI’ 구조를 구현해 개인정보 유출 우려를 근본적으로 차단했다. 연구팀은 이 기술이 향후 스마트폰, 웨어러블 기기, 개인형 AI 디바이스 등 차세대 플랫폼과 결합해 진정한 개인화 인공지능 서비스 시대를 열 것으로 기대하고 있다.
유회준 교수는 “이번 연구는 사람들이 서로 우정을 쌓아가는 과정을 모방해 AI가 사용자의 진정한 동반자로 발전할 수 있는 기술적 기반을 마련한 것”이라며 “미래의 인공지능은 단순한 도구를 넘어, 개인의 프라이버시를 완벽히 보호하면서도 언제 어디서나 나를 가장 잘 이해하는 ‘베프(Best Friend)’와 같은 존재가 될 것”이라고 말했다.
홍성연 박사과정 연구원이 제1 저자로 참여한 이번 연구는 지난 2월 16일부터 미국 샌프란시스코에서 열린 국제고체회로설계학회(ISSCC)에서 ‘하이라이트 논문(Highlight Paper)’으로 선정되며 전 세계 학계의 주목을 받았다.
※ 논문명: SoulMate: A 9.8mW Mobile Intelligence System-on-Chip with Mixed-Rank Architecture for On-Device LLM Personalization, 논문 링크: https://ieeexplore.ieee.org/document/11409048
연구팀은 학회 현장에서 실제 반도체 칩을 활용해 사용자의 반응에 따라 답변 스타일이 실시간으로 변화하는 시연에 성공하며 한국 AI 반도체 기술의 우수성을 입증했다. ‘소울메이트’AI반도체는 교원 창업기업인‘(주)온뉴로AI’를 통해 2027년경 제품화할 예정이다.
한편 이번 연구는 과학기술정보통신부와 정보통신기획평가원(IITP)의 정보통신방송혁신인재양성사업 지원을 받아 수행됐다.
2026.03.17 조회수 4445 -
‘사포’로 반도체를 깎았더니...AI 반도체 가공 새 길 열다
스마트폰과 인공지능(AI) 서비스의 성능과 안정성은 반도체 표면을 얼마나 고르고 정밀하게 가공하느냐에 달려 있다. 우리 대학 연구진은 일상에서 흔히 사용하는 ‘사포’의 개념을 나노 기술로 확장해, 반도체 표면을 원자 수준까지 균일하게 가공할 수 있는 새로운 기술을 개발했다. 이 기술은 고대역폭 메모리(HBM) 등 첨단 반도체 공정에서 표면 품질과 가공 정밀도를 크게 향상시킬 수 있는 가능성을 보여준다.
우리 대학은 기계공학과 김산하 교수 연구팀이 머리카락보다 수만 배 가는 탄소나노튜브를 연마재로 활용한 ‘나노 사포’를 개발했다고 11일 밝혔다. 이 기술은 기존 반도체 제조 공정보다 표면을 더 정밀하게 가공하면서도, 공정 과정에서 발생하는 환경 부담을 줄일 수 있는 새로운 평탄화 기술이다.
사포는 표면을 문질러 매끄럽게 만드는 익숙한 도구지만, 반도체와 같이 극도로 정밀한 표면 가공이 필요한 분야에는 적용이 쉽지 않았다. 이는 일반 사포가 연마 입자를 접착제로 붙이는 방식으로 만들어져, 미세한 입자를 고르게 고정하는 데 한계가 있기 때문이다.
반도체 산업에서는 이러한 한계를 보완하기 위해 연마 입자를 액체에 분산시킨 화학액, 이른바 슬러리를 사용하는 평탄화 공정(CMP, Chemical Mechanical Polishing)을 활용해 왔다. 하지만 이 방식은 추가적인 세정 공정이 필요하고, 폐기물이 많이 발생해 공정이 복잡하고 환경 부담이 크다는 단점이 있다.
연구팀은 이러한 문제를 해결하기 위해 사포의 개념을 나노 수준으로 확장했다. 탄소나노튜브를 수직으로 정렬한 뒤 폴리우레탄 내부에 고정하고, 표면에 일부만 노출시키는 방식으로 ‘나노 사포’를 구현했다. 이 구조는 연마재 이탈을 구조적으로 억제해 표면 손상 우려를 없앴으며, 반복 사용에도 안정적인 성능을 유지하였다.
이번에 개발된 나노 사포는 연마재 밀도 기준으로 상용 사포 가운데 가장 미세한 제품보다 약 50만 배 높은 수준을 구현했다. 사포의 정밀도는 표면에 연마 알갱이가 얼마나 촘촘히 배열돼 있는지를 나타내는 ‘연마재 밀도(입방수)’로 표현된다. 이 수치는 사포의 단위 면적당 연마 알갱이 수를 나타내는 지표로, 일상에서 사용하는 사포가 보통 40~3000 입방수인 데 비해 나노 사포는 10억(1,000,000,000) 이상의 입방수를 갖는다. 이처럼 극도로 촘촘한 구조를 통해, 표면을 수 나노미터, 즉 원자 몇 개 두께에 해당하는 수준까지 정밀하게 가공할 수 있었다.
실제 실험에서도 나노 사포의 효과가 확인됐다. 거친 구리 표면을 수 나노미터 수준까지 매끄럽게 가공할 수 있었으며, 반도체 패턴 평탄화 실험에서는 기존 CMP 공정과 비교해 디싱(dishing) 결함을 최대 67%까지 줄이는 결과를 보였다. 디싱 결함은 배선 중앙이 움푹 파이는 현상으로, HBM 등 첨단 반도체의 성능과 신뢰성에 영향을 미치는 주요 결함이다.
특히 이 기술은 연마재가 사포 표면에 고정된 구조여서, 기존 공정처럼 슬러리 용액을 지속적으로 공급할 필요가 없다. 이에 따라 세정 공정을 줄일 수 있고 폐슬러리도 없어, 반도체 제조 공정을 보다 친환경적으로 전환할 수 있는 가능성을 제시했다.
연구팀은 이 기술이 AI 서버에 사용되는 HBM과 같은 첨단 반도체 평탄화 공정과, 차세대 반도체 연결 기술로 주목받는 하이브리드 본딩 공정에 적용될 수 있을 것으로 기대하고 있다. 이는 일상적인 사포의 개념을 나노 정밀 가공 기술로 확장해, 반도체 제조에 필요한 원천기술 확보 가능성을 제시했다는 점에서도 의미가 크다.
김산하 교수는 “일상에서 흔히 사용하는 사포의 개념을 나노 수준으로 확장해 초미세 반도체 제조에 적용할 수 있음을 보여준 독창적인 연구”라며 “이 기술이 반도체 성능 향상뿐 아니라 친환경 제조 공정으로 이어지길 기대한다”고 말했다.
기계공학과 강석경 박사가 제1저자로 참여한 이번 연구는 삼성전자가 주최한 제31회 삼성휴먼테크논문대상에서 기계공학 분과 금상(1위)을 수상하며 우수성을 인정받았다. 연구 결과는 복합재료 및 나노공학 분야 국제 학술지 ‘어드밴스드 컴포짓 앤 하이브리드 머티리얼즈(Advanced Composites and Hybrid Materials, IF 21.8)’에 2026년 1월 8일 자로 온라인 게재되었다.
※ 논문명: Carbon nanotube sandpaper for atomic-precision surface finishing, DOI: https://doi.org/10.1007/s42114-025-01608-3
한편, 이번 연구는 한국연구재단 중견연구자지원사업(과학기술정보통신부, 한국연구재단, RS-2025-00560856), 글로컬랩 (교육부, 한국연구재단, RS-2025-25406725), 이노코어 (과학기술정보통신부, 한국연구재단, N10250154) 및 KAIST 도약연구과제의 지원을 받아 수행되었다.
2026.02.11 조회수 3650 -
엔비디아보다 2.1배 빠른 유튜브 추천...‘버벅임’없앴다
유튜브 영상 추천이나 금융 사기 탐지처럼 사람 사이의 복잡한 관계를 빠르게 분석하는 핵심 AI 기술로 ‘그래프 신경망(GNN, Graph Neural Network)’이 있다. 여기서 말하는 그래프는 우리가 떠올리는 그래프 그림이 아니라, 사람과 사람 사이의 연결 관계를 뜻한다. 우리 대학 연구진은 엔비디아보다 추천 속도는 2.1배 빠르고, 지연은 줄이며, 전력 소모까지 낮춘 AI 반도체 기술 ‘오토GNN(AutoGNN)’을 개발해 주목받고 있다.
우리 대학은 전기및전자공학부 정명수 교수 연구팀이 그래프 신경망 기반 인공지능의 추론 속도를 획기적으로 높일 수 있는 AI 반도체 기술 ‘오토GNN’을 세계 최초로 개발했다고 5일 밝혔다.
연구팀은 서비스 지연의 주된 원인이 인공지능 추론 이전 단계인 그래프 전처리(Graph Preprocessing) 과정에 있음을 밝혀냈다. 이 과정은 전체 계산 시간의 70~90%를 차지하지만, 기존 GPU는 복잡한 관계 구조를 정리하는 연산에 한계가 있어 병목 현상이 발생해 왔다.
이를 해결하기 위해 연구팀은 입력 데이터 구조에 따라 반도체 내부 회로를 실시간으로 바꾸는 적응형 AI 가속기 기술을 설계했다. 분석해야 할 데이터의 연결 방식에 맞춰 반도체가 스스로 가장 효율적인 구조로 바뀌는 방식이다.
연구팀은 필요한 데이터만 골라내는 UPE 모듈과 이를 빠르게 정리·집계하는 SCR 모듈을 반도체 안에 구현했다. 데이터의 양이나 형태가 바뀌면 이에 맞춰 최적의 모듈 구성이 자동으로 적용돼, 어떤 상황에서도 안정적인 성능을 유지할 수 있도록 했다.
성능 평가 결과, 오토GNN은 엔비디아의 고성능 GPU(RTX 3090) 대비 2.1배 빠른 처리 속도를 기록했으며, 일반 CPU 대비 9배 빠른 성능과 함께 에너지 소모를 3.3배 줄이는 효율성을 보였다.
이번 기술은 추천 시스템이나 금융 사기 탐지처럼 복잡한 관계 분석과 빠른 응답이 필요한 인공지능 서비스에 즉시 적용할 수 있다. 데이터 구조에 따라 스스로 최적화되는 AI 반도체 기술을 확보함으로써, 향후 대규모 데이터를 다루는 지능형 서비스의 속도와 에너지 효율을 동시에 높일 수 있는 기반이 마련됐다는 평가다.
정명수 교수는 “이번 연구는 불규칙한 데이터 구조를 효과적으로 처리할 수 있는 유연한 하드웨어 시스템을 구현했다는 점에서 의미가 크다”며 “추천 시스템은 물론 금융·보안 등 실시간 분석이 필요한 다양한 AI 분야에 활용될 것”이라고 말했다.
이번 연구는 2026년 1월 31일부터 호주 시드니에서 열리는 컴퓨터 아키텍처 분야 최우수 국제학술대회인 제32회 ‘IEEE International Symposium on High-Performance Computer Architecture (HPCA 2026)’에서 2월 4일 발표됐다.
※ 논문명: AutoGNN: End-to-End Hardware-Driven Graph Preprocessing for Enhanced GNN Performance, https://2026.hpca-conf.org/details/hpca-2026-main-conference/69/AutoGNN-End-to-End-Hardware-Driven-Graph-Preprocessing-for-Enhanced-GNN-Performance
이 연구는 삼성미래기술육성사업의 지원을 받았다.
2026.02.05 조회수 3951